Unidad 1 · Descripción de circuitos combinacionales
lunes 24 de agosto · 18:00–19:40 · en 2 días
GUÍA 24-08-26 Sistemas Embebidos
LA207 · lunes 24/08/2026 · 18:00-19:40 · Sesión 3
Unidad 1 · Descripción de circuitos combinacionales
ESTRUCTURA DE UN DISEÑO EN VHDL
- entity — la interfaz: nombre del bloque y sus puertos de entrada y salida.
- architecture — la implementación: qué hace el bloque por dentro.
La separación es deliberada: la misma entidad puede tener varias arquitecturas —conductual, de flujo de datos, estructural— y se elige cuál sintetizar.
TIPOS DE DATOS QUE IMPORTAN
- std_logic — un bit con nueve valores posibles, entre ellos '0', '1', 'Z' de alta impedancia, 'X' de indeterminado y 'U' de no inicializado.
- std_logic_vector — un bus de bits.
- Los valores 'X' y 'U' en la simulación son información valiosa: señalan que algo no se conectó o no se inicializó.
LOS TRES ESTILOS DE DESCRIPCIÓN
- Flujo de datos — asignaciones concurrentes con operadores lógicos: y <= a and b;
- Conductual — procesos que describen el comportamiento.
- Estructural — instanciación e interconexión de componentes; es el netlist escrito a mano.
ASIGNACIONES CONCURRENTES
Todas las asignaciones fuera de un proceso ocurren simultáneamente. El orden en que se escriben no importa en absoluto: describen conexiones, no pasos.
- with sel select — un multiplexor descrito por selección.
- when else — asignación condicional con prioridad.
La diferencia sintetiza distinto: with-select produce un multiplexor plano; when-else produce una cadena de multiplexores con prioridad. Elegir mal cuesta niveles de lógica y por tanto retardo.
CIRCUITOS COMBINACIONALES TÍPICOS
- Multiplexor y demultiplexor.
- Decodificador y codificador con prioridad.
- Comparador.
- Unidad lógica de operaciones bit a bit.
EL ERROR CLÁSICO
Describir un combinacional dentro de un proceso y olvidar alguna señal en la lista de sensibilidad. La simulación se comporta distinto a la síntesis, y aparece un latch que nadie pidió. Se corrige con la lista completa o con process(all).
TAREA
Describir un multiplexor 4 a 1 en los tres estilos y comparar los recursos que reporta Quartus para cada uno.
Nada anotado en esta sesión todavía.