GUÍA 04-11-26 Laboratorio de Sistemas Embebidos

CN113 · miércoles 04/11/2026 · 18:00-19:40 · Sesión 12

Práctica 5 · Filtros FIR e IIR

FILTRO FIR

La salida es una suma ponderada de las últimas N entradas: y[n] = Σ b_k·x[n−k]. No tiene realimentación, por lo que siempre es estable y puede tener fase lineal.

ESTRUCTURA EN HARDWARE

• Una línea de retardo, que es un registro de desplazamiento.
• N multiplicadores, uno por coeficiente.
• Un árbol de sumadores.

La versión directa consume N multiplicadores. Si los coeficientes son simétricos —lo habitual en fase lineal— se pueden sumar primero las muestras simétricas y reducir los multiplicadores a la mitad.

FILTRO IIR

Tiene realimentación: y[n] depende también de salidas anteriores. Logra la misma respuesta en frecuencia con muchos menos coeficientes, pero puede volverse inestable y su fase no es lineal.

• Los ciclos de realimentación limitan la frecuencia máxima: no se pueden segmentar libremente.
• La cuantización de coeficientes puede mover los polos fuera del círculo unitario y volver inestable un filtro que en teoría era estable.

SEGMENTACIÓN DEL FIR

Al no tener realimentación, se pueden insertar registros entre etapas y subir mucho la frecuencia. La latencia aumenta, el rendimiento también. Es la ventaja práctica decisiva del FIR en FPGA.

DISEÑO DE COEFICIENTES

Se calculan en MATLAB o Python con scipy.signal, se cuantizan al formato de punto fijo elegido y se comparan las respuestas en frecuencia antes y después de cuantizar. Esa comparación es un resultado experimental de primer orden para el reporte.

VERIFICACIÓN

1. Generar una señal de prueba: impulso, escalón y suma de senoidales.

2. Filtrarla en Python con coeficientes de precisión completa.

3. Filtrarla en la simulación del circuito.

4. Comparar y graficar el error.

PARA LA PRÓXIMA SESIÓN

Controlador PID y entrega de la Práctica 5.