GUÍA 09-09-26 Laboratorio de Sistemas Embebidos

CN113 · miércoles 09/09/2026 · 18:00-19:40 · Sesión 5

Práctica 2 · Sumadores

OBJETIVO DE LA PRÁCTICA

Describir e implementar sumadores, multiplicadores o decodificadores, con simulación e implementación. Hoy se atacan los sumadores.

CONSTRUCCIÓN

1. Semisumador: S = A xor B, C = A and B.

2. Sumador completo, a partir de dos semisumadores y una OR.

3. Sumador de 4 bits de acarreo serie, encadenando sumadores completos.

4. Extensión a 8 bits.

DESCRIPCIÓN ESTRUCTURAL CONTRA CONDUCTUAL

• Estructural: instanciar los sumadores completos y conectar los acarreos con una señal interna. Es explícito y didáctico.
• Conductual: escribir simplemente suma <= a + b con numeric_std. Es lo que se usa en la práctica.

Sintetizar ambos y comparar. En FPGA la versión conductual suele ser igual o mejor, porque la herramienta usa la cadena de acarreo dedicada del dispositivo.

BIBLIOTECAS

Usar ieee.numeric_std con signed y unsigned. La biblioteca std_logic_arith no es estándar y produce incompatibilidades; conviene no usarla aunque aparezca en ejemplos viejos.

ARITMÉTICA CON SIGNO

• Complemento a dos: la resta es sumar el complemento más uno.
• Desbordamiento sin signo: se detecta con el acarreo de salida.
• Desbordamiento con signo: ocurre cuando los acarreos de entrada y salida del bit más significativo difieren.

VERIFICACIÓN

Generar los vectores de prueba con Python o MATLAB, incluyendo los casos frontera: máximo más uno, mínimo menos uno, y sumas que producen desbordamiento en ambos sentidos.

MEDICIÓN

Anotar del reporte de Quartus: elementos lógicos usados, registros y frecuencia máxima. Esos números son las mediciones experimentales que pide la rúbrica.

PARA LA PRÓXIMA SESIÓN

No hay clase el 16 de septiembre por el Día de la Independencia. La práctica continúa el 23 de septiembre.