GUÍA 13-11-26 Laboratorio de Arquitecturas Computacionales

LA116 · viernes 13/11/2026 · 16:00-17:40 · Sesión 14

Práctica 6 · Implementación en FPGA y entrega

OBJETIVO

Llevar el procesador completo a la FPGA y demostrar la ejecución de un programa real.

ADAPTACIÓN AL HARDWARE

• Reducir la frecuencia de reloj para poder observar la ejecución, o agregar un modo de paso a paso con un botón filtrado.
• Mostrar el PC y el contenido de un registro en los displays de siete segmentos.
• Usar interruptores como entrada del programa y LED como salida.

MAPEO DE PERIFÉRICOS A MEMORIA

La forma limpia de conectar el mundo exterior es reservar direcciones de memoria para los periféricos: escribir en 0xFFFF0000 enciende LED, leer de 0xFFFF0004 devuelve los interruptores. Es exactamente la E/S mapeada a memoria de la clase de teoría, implementada.

CIERRE DE TIEMPOS

Revisar el reporte del analizador de tiempos. Si no se cumplen las restricciones, identificar el camino crítico —normalmente pasa por la memoria o por la ALU— y considerar una memoria síncrona o segmentar el camino de datos.

MEDICIONES A DOCUMENTAR

• Recursos: elementos lógicos, registros y bloques de memoria.
• Frecuencia máxima y camino crítico identificado.
• Ciclos por instrucción, que en la versión monociclo es 1.
• Rendimiento estimado en instrucciones por segundo.

ENTREGA DE LA PRÁCTICA 6

Reporte con el diagrama del camino de datos completo, el programa de prueba con su codificación, las mediciones y la comparación entre simulación y hardware.

PROYECTO FINAL

Crear una aplicación real para un procesador RISC-V de 32 bits. Vale 25% de la calificación y funciona como cuarto parcial. Se entrega del lunes 23 al viernes 27 de noviembre.