GUÍA 18-09-26 Laboratorio de Arquitecturas Computacionales

LA116 · viernes 18/09/2026 · 16:00-17:40 · Sesión 6

Práctica 2 · Implementación en FPGA y entrega

OBJETIVO

Llevar la ALU de 4 bits a la tarjeta y documentar las mediciones.

INTERFAZ FÍSICA

• Operandos desde interruptores, o desde registros cargados con botones si no hay suficientes interruptores.
• Código de operación desde interruptores.
• Resultado en LED y también en display de siete segmentos, en hexadecimal.
• Banderas en LED dedicados y etiquetados.

DECODIFICADOR HEXADECIMAL

Para mostrar el resultado de 4 bits en un display hace falta un decodificador de 0 a F. Verificar primero si el display es de ánodo o de cátodo común: es el error más frecuente de la sesión.

MEDICIONES A DOCUMENTAR

• Elementos lógicos y registros utilizados, del reporte de síntesis.
• Frecuencia máxima reportada por el analizador de tiempos.
• Camino crítico: entre qué puntos está y qué operación lo determina.

Casi siempre el camino crítico pasa por el sumador. Comprobarlo con el reporte y explicarlo en las conclusiones es exactamente lo que pide el criterio de comparación teórico-práctica de la rúbrica.

COMPARACIÓN DE ESTRUCTURAS DE SUMADOR

Como ejercicio adicional, describir el sumador de acarreo serie explícitamente y compararlo contra la versión con el operador +. En FPGA la segunda suele ganar porque la herramienta usa la cadena de acarreo dedicada del dispositivo.

ENTREGA DE LA PRÁCTICA 2

Reporte con esquemáticos, tabla de operaciones verificadas, banderas comprobadas en los ocho casos, mediciones de recursos y frecuencia, y conclusiones.