GUÍA 15-10-26 Arquitecturas Computacionales

HU413 · jueves 15/10/2026 · 16:00-17:40 · Sesión 10

Unidad 3 · Unidades de control RISC y CISC · Arquitectura híbrida

CONTROL PARA UN CAMINO DE DATOS MONOCICLO

Con una implementación de un ciclo por instrucción, la unidad de control es lógica combinacional pura: el código de operación entra y las señales salen. No hay estados.

• El problema es el tiempo de ciclo: debe alcanzar para la instrucción más lenta, que es load.
• Todas las instrucciones pagan el precio de la más costosa, aunque no usen la memoria.

CONTROL MULTICICLO

Se divide la instrucción en pasos y se dedica un ciclo corto a cada uno. Cada instrucción usa solo los pasos que necesita. La unidad de control pasa a ser una máquina de estados.

• Ventaja: el ciclo lo fija la etapa más lenta, no la instrucción más lenta.
• Ventaja: se reutiliza hardware, por ejemplo una sola memoria y una sola ALU.
• Desventaja: varios ciclos por instrucción.

CONTROL MICROPROGRAMADO

Las señales de control de cada paso se guardan en una memoria de control. Un secuenciador recorre las microinstrucciones.

• Horizontal — un bit por señal; palabras anchas, sin decodificación, máximo paralelismo.
• Vertical — campos codificados; palabras estrechas, un nivel más de retardo.

POR QUÉ CISC SE MICROPROGRAMÓ

Con instrucciones muy complejas y de longitud variable, una máquina de estados cableada resulta enorme y casi imposible de verificar. La microprogramación permite además corregir errores del repertorio actualizando el microcódigo, que es exactamente lo que hacen hoy las actualizaciones de microcódigo de los procesadores comerciales.

LA ARQUITECTURA HÍBRIDA MODERNA

1. El procesador acepta instrucciones x86 de longitud variable.

2. Un decodificador las traduce a microoperaciones de formato fijo tipo RISC.

3. Un caché de microoperaciones evita redecodificar los bucles.

4. Un núcleo segmentado, superescalar y fuera de orden ejecuta las microoperaciones.

5. Una etapa de retiro las confirma en orden de programa.

El resultado: compatibilidad CISC hacia afuera y eficiencia RISC hacia adentro. Es la respuesta práctica al debate de los años ochenta, y explica por qué la pregunta «¿RISC o CISC?» ya no tiene una respuesta limpia.

TAREA

Diseñar la máquina de estados de control multiciclo para add, lw, sw y beq, indicando las señales activas en cada estado.