Unidad 3 · Unidad aritmético-lógica y sumadores de alta velocidad

jueves 1 de octubre · 16:0017:40 · en 40 días

Guía del maestro.docx

GUÍA 01-10-26 Arquitecturas Computacionales

HU413 · jueves 01/10/2026 · 16:00-17:40 · Sesión 8

Unidad 3 · Unidad aritmético-lógica y sumadores de alta velocidad


LA ALU

Ejecuta las operaciones aritméticas y lógicas. Recibe dos operandos y un código de operación, y produce un resultado más banderas de estado.

ESTRUCTURA

  • Un bloque lógico bit a bit: AND, OR, XOR.
  • Un sumador y restador en complemento a dos.
  • Un desplazador, típicamente de barril.
  • Un multiplexor que selecciona qué resultado sale.

BANDERAS

  • Z — resultado cero, que es una OR-NOR de todos los bits.
  • N — negativo, que es el bit más significativo.
  • C — acarreo de salida, para aritmética sin signo.
  • V — desbordamiento con signo, cuando los acarreos de entrada y salida del bit más significativo difieren.

RESTA CON EL MISMO SUMADOR

A − B = A + not(B) + 1. Basta invertir B y forzar el acarreo de entrada a 1. Un solo sumador hace suma y resta, y esa es la razón de que el complemento a dos sea la representación universal.

SUMADORES DE ALTA VELOCIDAD

El sumador es el camino crítico de la ALU y por tanto suele fijar la frecuencia del procesador. De ahí el esfuerzo en acelerarlo.

  • Acarreo serie — retardo proporcional a n. Simple y lento.
  • Acarreo anticipado — retardo logarítmico usando generación y propagación. Mucha más área.
  • Carry-select — se calculan ambas posibilidades y se selecciona al llegar el acarreo.
  • Sumadores de árbol como Kogge-Stone o Brent-Kung — los más rápidos, con estructuras de prefijo paralelo.

DESPLAZADOR DE BARRIL

Desplaza cualquier número de posiciones en un solo ciclo con capas de multiplexores: una capa por bit del conteo. Para 32 bits son cinco capas. Sin él, un desplazamiento de 31 posiciones tomaría 31 ciclos.

OPERACIONES EN PARALELO

Las extensiones SIMD parten la ALU en secciones independientes: una ALU de 64 bits opera como ocho de 8 bits si se cortan las cadenas de acarreo en las fronteras. Con muy poco hardware extra se obtiene paralelismo de datos.

AVISO

La próxima sesión, jueves 8 de octubre, es el segundo parcial.

Mis notas0 palabras
.docx
Tareas propias de esta sesión

Nada anotado en esta sesión todavía.