GUÍA 23-11-26 Sistemas Embebidos

LA207 · lunes 23/11/2026 · 18:00-19:40 · Sesión 15

Unidad 6 · Diseño de un microprocesador · Cierre del curso

ÚLTIMA SESIÓN DEL CURSO

La semana pasada no hubo clase por el asueto del 16 de noviembre. Hoy se cierra la unidad 6 y el curso. El proyecto final se entrega a partir de hoy.

FILOSOFÍA RISC

• Conjunto de instrucciones reducido y regular.
• Instrucciones de longitud fija, lo que simplifica la decodificación.
• Arquitectura de carga y almacenamiento: solo load y store tocan memoria.
• Muchos registros de propósito general.
• Unidad de control cableada, no microprogramada.
• Ejecución segmentada desde el diseño, no como añadido.

LOS CINCO COMPONENTES DEL CAMINO DE DATOS

1. Contador de programa y lógica de siguiente dirección.

2. Memoria de instrucciones.

3. Banco de registros, con dos puertos de lectura y uno de escritura.

4. Unidad aritmético-lógica.

5. Memoria de datos.

EL CICLO DE INSTRUCCIÓN

Buscar, decodificar, ejecutar, acceder a memoria y escribir el resultado. En una implementación monociclo las cinco etapas ocurren en un ciclo largo; en una segmentada, cinco instrucciones distintas ocupan las cinco etapas al mismo tiempo.

LA UNIDAD DE CONTROL

A partir del código de operación genera las señales que gobiernan el camino de datos: selección de operación de la ALU, habilitación de escritura en registros y memoria, y selección de los multiplexores. Es una máquina de estados, o lógica combinacional pura en el caso monociclo.

RIESGOS DE LA SEGMENTACIÓN

• De datos — una instrucción necesita un resultado que aún no se escribió. Se resuelve con adelantamiento o con burbujas.
• De control — no se sabe si el salto se toma. Se resuelve con predicción o con detención.
• Estructurales — dos etapas quieren el mismo recurso.

RECORRIDO DEL CURSO

• U1 — lenguajes de descripción de hardware y modelado de lógica combinacional y secuencial.
• U2 — dispositivos lógicos reconfigurables, del PAL a la FPGA.
• U3 — aritmética: decodificadores, sumadores, multiplicadores y división.
• U4 — máquinas de estado y microprogramación.
• U5 — diseño con reconfigurables: Shannon, memoria, mapeo y ruteo.
• U6 — diseño de un microprocesador.

LO QUE TE LLEVAS

La capacidad de llevar una especificación funcional hasta hardware funcionando en una FPGA, decidiendo conscientemente entre área, velocidad y latencia en cada paso. Es la misma cadena que en Arquitecturas se ve desde arriba: aquí la construiste desde abajo.

EVALUACIÓN

Tareas y participación 15%, tres exámenes 30%, cinco prácticas de laboratorio 30%, proyecto final 25%. El proyecto funciona como cuarto parcial.