GUÍA 07-09-26 Sistemas Embebidos

LA207 · lunes 07/09/2026 · 18:00-19:40 · Sesión 5

Evaluación 1 · Unidad 1

EVALUACIÓN 1

Hoy, 7 de septiembre, en el horario y aula de la clase. Vale 10% de la calificación final.

CONTENIDO EVALUADO

• Flujo de diseño digital y la distinción entre sintetizable y no sintetizable.
• Estructura entity y architecture.
• Tipos std_logic y std_logic_vector; significado de 'X', 'Z' y 'U'.
• Los tres estilos de descripción: flujo de datos, conductual y estructural.
• Asignaciones concurrentes contra secuenciales.
• Señal contra variable.
• Modelado de flip-flops; reinicio síncrono y asíncrono.
• Inferencia de latches y cómo evitarla.

ESPACIO PARA EL EXAMEN

LO QUE SIGUE

La unidad 2 pasa a los dispositivos físicos: qué hay dentro de un PLD, un CPLD y una FPGA, y por qué la arquitectura del dispositivo condiciona cómo conviene describir el diseño.

RECORDATORIO

Se requiere cubrir el 90% de la asistencia para tener derecho a la evaluación y asignación de calificación.