GUÍA 27-11-26 Laboratorio de Arquitecturas Computacionales

LA116 · viernes 27/11/2026 · 16:00-17:40 · Sesión 16

Proyecto final · Entrega y cierre del laboratorio

ÚLTIMO DÍA

Hoy, 27 de noviembre, cierra el plazo de entrega del proyecto final y el laboratorio.

ENTREGA

• Demostración del sistema funcionando en la FPGA.
• Reporte completo según la rúbrica.
• Código Verilog y programa en ensamblador.
• Testbenches y evidencia de verificación.

LA DEMOSTRACIÓN

1. Plantear el problema en un minuto.

2. Mostrar la arquitectura del sistema.

3. Ejecutar la aplicación, incluyendo casos de error.

4. Reportar las mediciones.

5. Decir con claridad qué quedó pendiente y por qué.

RECORRIDO DEL LABORATORIO

• Práctica 1 — bloques combinacionales y secuenciales en Verilog; rebotes y sincronización.
• Práctica 2 — ALU de 4 bits con banderas, implementada en FPGA.
• Práctica 3 — ALU de 32 bits para RISC-V, con verificación contra modelo de referencia.
• Práctica 4 — memoria ROM y RAM, accesos parciales y extensión de signo.
• Práctica 5 — decodificación de instrucciones y unidad de control.
• Práctica 6 — integración del camino de datos completo.
• Proyecto — una aplicación real sobre el procesador construido.

LO QUE TE LLEVAS

Construiste un procesador desde compuertas hasta ejecutar un programa. Después de esto, la arquitectura de la clase de teoría deja de ser un diagrama de libro: sabes qué hay detrás de cada bloque porque lo describiste, lo simulaste y lo hiciste funcionar en silicio configurable.

COMPOSICIÓN DE LA CALIFICACIÓN DEL CURSO

Tareas y participación 15%, tres exámenes 30%, seis prácticas de laboratorio 30%, proyecto final 25%.